投稿一覧に戻る ザインエレクトロニクス(株)【6769】の掲示板 〜2015/04/27 19466 素人 2013年9月30日 09:25 >>19445 65nmに関して; 最近のLSIは 最少20nm程度から最大数ミクロンまで いろいろな寸法ルールの製造技術で作られています。 先端DRAMや先端フラッシュメモリ インテルなどで作っている先端LOGIC LSIを除き、最少ルールではなく、65nmや100nmなど、必要に応じた寸法のルールで作られます。一般に寸法ルールが大きいほど、プロセスの製造コストが安くなります。 ただそれだけのことです。 今回65nmが使われたのは、私の推測ですが、先端に結構近いルールで、低電圧動作などにも対応でき、原理の検証にちょうど良かったから、ではないでしょうか。 今後の応用では、先端のLOGICから汎用の安いLOGICにまで使われるようになるでしょうから、先端では20nm近辺、安価な汎用品では例えば100nm程度の寸法ルールで作られるようになるでしょう。 そう思う3 そう思わない1 開く お気に入りユーザーに登録する 無視ユーザーに登録する 違反報告する 証券取引等監視委員会に情報提供する ツイート 投稿一覧に戻る
素人 2013年9月30日 09:25
>>19445
65nmに関して;
最近のLSIは 最少20nm程度から最大数ミクロンまで いろいろな寸法ルールの製造技術で作られています。 先端DRAMや先端フラッシュメモリ インテルなどで作っている先端LOGIC LSIを除き、最少ルールではなく、65nmや100nmなど、必要に応じた寸法のルールで作られます。一般に寸法ルールが大きいほど、プロセスの製造コストが安くなります。 ただそれだけのことです。
今回65nmが使われたのは、私の推測ですが、先端に結構近いルールで、低電圧動作などにも対応でき、原理の検証にちょうど良かったから、ではないでしょうか。
今後の応用では、先端のLOGICから汎用の安いLOGICにまで使われるようになるでしょうから、先端では20nm近辺、安価な汎用品では例えば100nm程度の寸法ルールで作られるようになるでしょう。