サイバネットシステム(株)【4312】の掲示板 2017/04/14〜2017/05/23

サイバネットシステム、第20回組込みシステム開発技術展に出展

FPGA開発・検証における非同期検証をテーマに、設計の生産性を向上させるソリューションを提案

　サイバネットシステム株式会社（本社：東京都、代表取締役 社長執行役員：田中 邦明、以下「サイバネット」）は、5月10日(水)から12日(金)にかけて東京ビッグサイトで開催される「第20回 組込みシステム開発技術展」(以下、「本展示会」)に出展することをお知らせします。本展示会は、組込みシステム開発に必要なハードウェア・ソフトウェア・コンポーネントから開発環境までが一堂に出展する専門展です。


　サイバネットからは、RTL設計/検証ソリューションといたしまして、FPGA開発における効果的な検証ソリューションを出展します。また本年は特に非同期検証にフォーカスし、非同期検証の重要性とメリットについて事例とデモンストレーションを交えて展示します。是非、この機会に弊社ブースにお越しの上、現状のFPGA開発の生産性を飛躍的に向上する様々なRTL検証ソリューションとその効果をご確認ください。


■サイバネットブースの見所


＜RTL設計・検証ソリューションのご提案＞

　FPGAの設計において実機検証が重要な役割を担っていることは確かですが、問題が発生した場合のバグの特定に多くの工数を要したり、RTL修正から論理合成/配置配線までを何度もやり直しているのが現状ではないでしょうか。

　実機検証では原因特定し難いバグも、RTL段階の効果的な検証手法の導入により開発早期に特定し解消することが可能です。本展示会では論理シミュレーションによる効果的な検証手法を始め、一切の手間をかけない静的解析のソリューションまでご紹介します。

＜FPGA設計・検証における非同期検証の必要性のご提案＞

　LSI/FPGAの設計において非同期設計は当たり前になってきています。その中でLSI/FPGAのシステム化や高周波数化により、非同期設計に関するバグは不具合全体の4割以上を占めてきています。本展示会ではFPGA設計分野においてはまだ認知度が低くあまり導入されていないノーリスクで有効な非同期検証をご紹介します。