(株)フィックスターズ【3687】の掲示板 〜2015/04/15

資産株ですよ♩

東芝・SanDiskとIntel・Micron
相次いで多層化NAND型フラッシュメモリを発表

現在の半導体技術には、一つの壁が存在します。

それは、原子や電子のサイズが決まっているため、それを超えたチップの微細化ができないことです。

要は物理法則の壁を超えたチップは作れないということで、近年の半導体製造プロセスのシュリンク（微細化）速度が目に見えて低下しているのも、この壁が近づいてこれまでの製造プロセスでは考えられなかったような問題が次々に現れはじめたことで、その実現に必要となる技術開発の難度が急激に増大しているためです。

NAND型フラッシュメモリの抱える問題

そして、この問題が最も顕著な形で、そして深刻な形で立ちはだかって問題となっているのが、USBメモリやスマートフォンのストレージ、あるいはSDメモリカードなどのメモリカード類に搭載されるNAND型フラッシュメモリです。
というのもメモリでは保存されるデータのオン／オフ情報を保持するメモリセルと呼ばれる回路で情報を保持するのに電子を利用する（※NAND型フラッシュメモリの場合はセルを構成する回路内にある浮遊ゲートと呼ばれる部分の電荷容量によりオンオフが決まる）のですが、微細化が進みすぎてこのメモリセル1個で情報保存に利用できる電子の数が少なくなってしまい、またこれ以上微細化すると隣のセルで保持されている電子との距離が近くなりすぎて電気的干渉が起き、その情報の保持を保証できなくなるためです。

つまり微細化しすぎるとデータ喪失が起きたり読み書き時にエラーが起きたりする危険性がこれまでと比べて格段に高くなってしまうのです。

無論、シュリンクした製造プロセスの下での安定的なデータ信頼性を高めるための努力や、読み書き時のエラーを防ぐためのエラー訂正技術の適用、あるいは回路構成そのものに冗長性を持たせる、各浮遊ゲートの間隔を大きくするなどの工夫を凝らすことでそれでも少しずつ微細化が進んではいるのですが、そうした電気的干渉を防ぐための回路面での努力は、結局の所半導体製造プロセスのシュリンクによる効果を相殺してしまうという問題があります。

それゆえ、NAND型フラッシュメモリにおける半導体製造プロセスのシュリンクの限界は、通常の半導体よりも早く表面化してきています。