(株)図研【6947】の掲示板 2021/10/08〜

マイナスなんですね。

>>552

すごい記事あげてくれて、ありがとう。
注目は、記事のここ。
ーーーーーーーーーーーーーーーーーーーーーーーーーーーーー
＞背景にあるのは、先端半導体の競争軸が、微細化だけでなく先進パッケージングへと広がっていることだ。AIアクセラレータやHPC向けプロセッサでは、ロジック、HBM、I/O、アナログ、光インターコネクトなどを複数のチップレットとして組み合わせる設計が増えている。こうした構成では、IC単体の配置配線だけでなく、インターポーザ、RDL、パッケージ基板、PCB、さらには電源・熱・信号品質までを一体で最適化する必要がある。従来は個別に扱われてきた「半導体設計」「パッケージ設計」「基板設計」の境界が曖昧になり、設計ツールにも領域をまたいだ連携が求められるようになっている。
ーーーーーーーーーーーーーーーーーーーーーーーーーーーーー

チップレットがいまひとつ普及しない最大の理由が、ＥＤＡがまだ無いことなんです。だから、記事にあるように、「領域をまたいだ連携」ができない。
そして、その領域をまたいだ設計ツール開発のど真ん中にいるのが図研なんです。
だから、図研が開発に成功すれば、一挙に後工程の先進パッケージングが動き出すのです。
そうすれば、図研だけでなく、チップレットの検査装置で群を抜くアドバンテストや後工程の素材メーカーもぶっ飛びます。

いいですね。　図研がTSMC OIP EDAアライアンスに参加、チップレット時代の「半導体・パッケージ・PCB統合設計」を強化
https://eda-express.com/news/46744/

え！マイナスですか？

利権目的で一時的に上がったのですね。
これからは徐々に下がる。
明日朝イチ撤収します。

>>456

【　株主優待　到着　】　(年2回　100株)　 1,000円クオカード　※図柄は毎回一緒　ー。

大判振る舞いの記念配当
感謝！！！！！

買われてますね、善き善き！

あまりにも株価安すぎですものね！！

●図研のチップレットEDAは、いつごろリリースされるのか、copilotに聞いてみた。
リリースされれば、テンバガー
ーーーーーーーーーーーー
「いつ頃リリースされるのか？」（公開情報からの推測）
図研は明確な発売日を公表していませんが、公開情報から推測すると：
● 最も可能性が高いタイミング：2026〜2027年
理由：2024年末の SEMICON Japan で「開発中」と明言（＝β段階前後）
Synopsys 3DIC Compiler との連携は業界標準化の中心で、UCIe普及と歩調を合わせる必要がある

図研は先端パッケージング領域で“実用化直前の技術”を早期に市場投入する傾向がある（CR-8000の2.5D/3D対応も同様）

→ 2026〜2027年に「正式なチップレットEDAフロー」として提供される可能性が高いと推測できます（推測であり、公式発表ではありません）。

ま、気長に待ちましょ！

成長性、安定性、財務健全と優良企業

オマケに株主優待まであり、総会過ぎか

１Q決算発表後からは飛びますよ。

なんか、ぱっとしない！ずるずる、図研の時からのホルダーです！

カメハメハ

　底値圏だと判断して、久し振りに再ＩＮしました（4405円）：６月：配当７５円＆９月：優待（クオカ1000円分）もあるし、買い一択です。

ここら辺でしっかり下値固めて、ゆっくりと5000円越え目指してくれたらいいなー
急騰とかは無くても良いので、コツコツと上がっていって欲しいです︎。

図研が４日ぶり反発、自動車部品の世界的大手ヴァレオと戦略的提携

図研<6947>が４日ぶりに反発している。２８日の取引終了後に、自動車部品の世界的大手であるフランスのヴァレオ社との戦略的提携を発表したことが好感されている。

　両社は共同プログラム「Ｚｕｋｅｎ　Ｖａｌｅｏ　ＩｎｎｏＬａｂ」で、先進的かつオープンなＡＩ支援型電子設計プラットフォーム構築を目指すとしており、図研のＡＩロードマップとヴァレオのＡＩエージェント及び産業分野における専門知識を融合させることで、ツールとエンジニアがリアルタイムで協働するエコシステムを構築するとしている。

アクティビスト入って尻でも叩いてくれないかな、表舞台に引っ張り出される要素はかなりある(割安放置)

日経クロステック2026/05/25
半導体パッケージ技術の国際学会「Electronic Components and Technology Conference（ECTC 2026）」が2026年5月26日、米フロリダ州オーランドで開幕する。
（中略）
ECTC 2026で最も注目を集めそうなのは、チップレット集積のスマホへの採用の動きだ。東京科学大の栗田氏は「最もホットな話題は、米Apple（アップル）がiPhoneの2026年発売モデルにウエハーレベル・マルチチップ・モジュール（WMCM）を導入するという観測だ」と話す。WMCMはチップレット集積技術の一種。チップレット集積はこれまでAIデータセンターなど超高性能向けが中心だったが、「iPhoneに入れば、一気に標準技術になる可能性がある」（同氏）。

　スマホのSoC（システム・オン・チップ）は従来は、1枚の大規模チップ（モノリシック）が多かった。微細化の難度やコストの上昇により、性能とコストのバランスに優れるチップレット集積を採用する動きが出てきた。
（後略）

AIに聞いてみた
●図研のチップレットのEDAは将来性ありますか？
−−
　図研のチップレットおよび3D-IC向けEDA・設計環境は、非常に高い将来性を持っています。複数のチップを高度に統合するチップレット技術の普及に伴い、同社の「システムレベル設計」へのアプローチが半導体開発の新たなゲームチェンジの鍵として期待されているためです。

将来性が高い理由

・パッケージと基板設計の統合: 複数のチップを1つのパッケージに収めるチップレットでは、チップそのものの設計（前工程）だけでなく、それらを繋ぐ「後工程（パッケージ・基板）」の設計が極めて重要になります。図研はプリント基板設計で培った強みを活かし、この複雑な後工程領域に強固なポジションを築いています。

・業界トップ企業との連携: 米シノプシス（Synopsys）などの半導体設計EDA大手と協業し、前工程から後工程までを一貫してカバーする設計環境を提供しています。また、IBM研究所ともAIアクセラレーター向けの3次元実装設計を共同開発するなど、最先端技術に直結しています。

・システム設計の強み: 個々のチップ設計から、それらが搭載されるシステム全体の設計（BoardからChipまでの連携）に強みを持つ図研の「CR-8000」などのソリューションは、チップレット時代における競争優位性となっています。
　
　今後の半導体開発は、いかに効率よく異種チップを統合し、熱問題や信号伝送の課題をクリアするかが勝負となります。図研の持つシステムレベルでのシミュレーションや実装設計技術は、このトレンドのど真ん中に位置しており、成長ポテンシャルは極めて大きいと言えます。

ずるずる図研って、言って頃が懐かしい！

日経下げの中で地味に強い、この調子この調子！